特許

J-GLOBAL ID：200903075598149009

半導体集積回路装置の製造方法および半導体集積回路装置

発明者： 中澤 裕子 ,  熊谷 誠二
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-086009
公開番号（公開出願番号）：特開2002-289707
出願日： 2001年03月23日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】 ゲート電極の下部の半導体基板に結晶欠陥を生じさせることなくゲート絶縁膜への電界集中を防ぐ。【解決手段】 フォトリソグラフィ技術およびドライエッチング技術を用い、絶縁膜19および導電性膜4Aの途中までは異方性エッチングによりパターニングを進める。その後、エッチングガスの種類を変え、等方性エッチングにより導電性膜4Aの残りの膜厚をエッチングし、導電性膜4Aの底部の角Cを削り取る。

請求項（抜粋）：

(a)半導体基板の主面上にゲート絶縁膜となる第1絶縁膜を形成する工程、(b)前記第1絶縁膜上に第1導電性膜を形成する工程、(c)エッチングマスクを用いて前記第1導電性膜をパターニングし、ゲート電極を形成する工程、を含み、前記(c)工程は、(c1)異方性エッチングにより前記第1導電性膜をその膜厚の途中までエッチングする工程、(c2)前記(c1)工程の後、前記第1絶縁膜をエッチングストッパとして前記第1導電性膜の残りの膜厚を等方性エッチングによりエッチングすることにより、前記ゲート電極の底部の角を削り取る工程、を含むことを特徴とする半導体集積回路装置の製造方法。

IPC (7件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/115 ,  H01L 27/10 481

FI (5件)：

H01L 27/10 481 ,  H01L 29/78 371 ,  H01L 27/08 321 D ,  H01L 27/08 321 K ,  H01L 27/10 434

Fターム (44件)：

5F048AA07 ,  5F048AB01 ,  5F048AC03 ,  5F048BB01 ,  5F048BB06 ,  5F048BB16 ,  5F048BC06 ,  5F048BC18 ,  5F048BE02 ,  5F048BG13 ,  5F048DA25 ,  5F083EP05 ,  5F083EP23 ,  5F083EP32 ,  5F083EP79 ,  5F083ER22 ,  5F083GA19 ,  5F083GA22 ,  5F083JA35 ,  5F083JA39 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083PR03 ,  5F083PR06 ,  5F083PR40 ,  5F083PR43 ,  5F083PR46 ,  5F083PR53 ,  5F083PR56 ,  5F083ZA06 ,  5F083ZA07 ,  5F083ZA08 ,  5F101BA12 ,  5F101BA17 ,  5F101BB05 ,  5F101BD07 ,  5F101BD22 ,  5F101BD34 ,  5F101BD35 ,  5F101BD36 ,  5F101BE07 ,  5F101BH13 ,  5F101BH21