特許

J-GLOBAL ID：200903075609020054

半導体メモリ装置およびその製造方法

発明者： 桜井 貴康 ,  川口 博 ,  神田 浩一
出願人/特許権者： 財団法人生産技術研究奨励会
代理人 (1件)： 大胡 典夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-028631
公開番号（公開出願番号）：特開2002-230991
出願日： 2001年02月05日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】 スタンバイ時のリーク電力を削減するとともに、製造歩留りの向上を図る。【解決手段】 行および列からなるマトリクス状に配列された複数のメモリセル1211〜12mnと、これらのメモリセルのうち、前記行あるいは列に属するメモリセルに共通に駆動電流を供給するように接続されたセル電源供給線131〜13m、141〜14nと、これらのセル電源供給線に流入する電流を検出するための複数個の電流検出手段161〜16m、231〜23mと、これらの電流検出手段により検出された電流検出結果を読み出す検出結果読出手段17、24と、この手段の出力に基づいて、前記セル電源供給線に流入する駆動電流を遮断する手段151〜15m、221〜22nとを備えている。

請求項（抜粋）：

行および列からなるマトリクス状に配列された複数のメモリセルと、これらのメモリセルのうち、前記行あるいは列に属するメモリセルに共通に駆動電流を供給するように接続されたセル電源供給線と、これらのセル電源供給線に流入する電流を検出するための複数個の電流検出手段と、これらの電流検出手段により検出された電流検出結果を読み出す検出結果読出手段と、この手段の出力に基づいて、前記セル電源供給線に流入する駆動電流を遮断する手段とを備えたことを特徴とする半導体メモリ装置。

IPC (4件)：

G11C 29/00 603 ,  G11C 29/00 671 ,  G01R 31/28 ,  G11C 11/413

FI (6件)：

G11C 29/00 603 N ,  G11C 29/00 671 K ,  G01R 31/28 B ,  G01R 31/28 V ,  G11C 11/34 341 C ,  G11C 11/34 341 D

Fターム (19件)：

2G132AA08 ,  2G132AA09 ,  2G132AB02 ,  2G132AC11 ,  2G132AD01 ,  2G132AH01 ,  2G132AK09 ,  2G132AL12 ,  5B015JJ05 ,  5B015KA38 ,  5B015KB74 ,  5B015MM07 ,  5B015NN09 ,  5B015QQ15 ,  5B015RR04 ,  5L106AA02 ,  5L106CC26 ,  5L106DD00 ,  5L106EE02