特許
J-GLOBAL ID：200903075641231849
フォールトトレラント計算機システム
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-019225
公開番号（公開出願番号）：特開平8-212093
出願日： 1995年02月07日
公開日（公表日）： 1996年08月20日
要約：
【要約】【目的】動作信頼性が高く、しかも共有メモリアクセスを高速実行することが出来るフォールトトレラントコンピュータを実現する。【構成】3つの多重化されたCPU10の中で少なくとも2つのCPUから同一のアクセス要求が発行されると、メモリ24のアクセスが行われる。この場合、同一のアクセス要求の内容を示すアクセス情報(アドレス、データ)がアクセス情報バッファ222に保持される。この後、別のCPUからアクセス要求が発行されると、その要求とアクセス情報バッファ222の内容が比較される。一方、先行する2つのCPUから次のアクセス要求が来ると、次のメモリアクセスが開始されると共に、そのアクセス要求の内容を示すアクセス情報がアクセス情報バッファ222にFIFO的に格納される。
請求項（抜粋）：
同一の命令ストリームを実行する少なくとも3個のCPUと、これらCPUによって共有される情報を格納する共有メモリ装置と、前記少なくとも3個のCPUからのメモリアクセス要求に対して多数決論理を実行する多数決論理手段であって、先行する少なくとも2つのCPUからのメモリアクセス要求が一致した際、その一致したメモリアクセス要求に従って前記共有メモリ装置に対するアクセスを開始する多数決論理手段と、前記一致したメモリアクセス要求のアクセス情報を格納するアクセス情報格納バッファと、前記先行する少なくとも2つのCPU以外の残りのCPUからメモリアクセス要求が発行された時、そのメモリアクセス要求の情報を前記アクセス情報格納バッファに格納されている内容と比較する手段とを具備することを特徴とするフォールトトレラント計算機システム。
IPC (2件)：
G06F 11/18 310
, G06F 15/16 470
