特許

J-GLOBAL ID：200903075665026065

半導体装置

発明者： 幕田 喜一 ,  野尻 辰夫 ,  深澤 武
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-298862
公開番号（公開出願番号）：特開平8-138399
出願日： 1994年11月07日
公開日（公表日）： 1996年05月31日
要約：

【要約】【目的】 スタンバイ電流不良等の直流電流不良を救済しうるスタティック型RAM等の半導体装置を実現する。これにより、スタティック型RAM等の製品歩留まりを高め、その直流電流不良に関する充分な解析を可能にする。【構成】 複数のメモリマットを備えるスタティック型RAM等において、その内部回路を例えばメモリマットを単位として複数の機能ブロックB0〜Bnに分割し、これらの機能ブロックに対する電源供給経路を独立して設けるとともに、各機能ブロックの電源供給経路に、直流電流不良の発生ブロックを判別するための不良ブロック判定テストモードにおいて選択的にオフ状態とされるスイッチMOSFETPV0〜PVnを設ける。また、直流電流不良が検出された不良ブロックを救済するための冗長ブロックBrを設け、スイッチMOSFETPV0〜PVnならびにPVrを、冗長ブロックBrによる欠陥救済の可否を判定するための救済可否判定テストモードにおいて選択的かつ一斉にオフ状態とする。

請求項（抜粋）：

複数の機能ブロックと、上記機能ブロックに対応して設けられ対応する上記機能ブロックの実質的な電源供給経路を選択的に切断しうる複数のスイッチ手段とを具備することを特徴とする半導体装置。

IPC (5件)：

G11C 29/00 301 ,  H01L 21/82 ,  H03K 19/00 ,  H01L 21/8244 ,  H01L 27/11

FI (2件)：

H01L 21/82 R ,  H01L 27/10 381