特許
J-GLOBAL ID：200903075695275329
マルチプロセッサ制御方式
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-240206
公開番号（公開出願番号）：特開平6-089272
出願日： 1992年09月09日
公開日（公表日）： 1994年03月29日
要約：
【要約】【目的】マルチプロセッサシステムのシステム立上げ、障害時の制御を効率化させる。【構成】各バスブロックにおけるメインプロセッサは、バスブロック単位でのシステムイニシャライズを実行する立ち上げ処理機構10と、バスブロック内に閉じて障害処理を行い、システムから自バスブロックを切り離すバスブロック切り離し処理機構20と、バスブロック内での診断プログラム実行処理機構30と、障害部分を縮退させバスブロックをシステムに再結合するバスブロック動的縮退処理機構40とから構成されている。
請求項（抜粋）：
バス単位に1つの主プロセッサと1以上のサブプロセッサが接続されたバスブロックを構成し前記主プロセッサを介して前記バスブロック間での通信を行うマルチプロセッサ情報処理システムのマルチプロセッサ制御方式において、前記各バスブロックの主プロセッサはシステム立ち上げ時に前記主プロセッサが属する前記バスブロック内の前記主プロセッサと前記サブプロセッサ間の接続関係を示すバス制御情報テーブルを作成した後、他の前記バスブロックの主プロセッサ間と前記バス制御情報の交換を行いシステム共有情報を作成し前記主プロセッサが属する前記バスブロック内の各サブプロセッサに前記システム共有情報を転送するバスブロック単位の立ち上げ処理機構を備えることを特徴とするマルチプロセッサ制御方式。
IPC (2件)：
G06F 15/16 420
, G06F 15/16 470
