特許
J-GLOBAL ID：200903075726846699
プログラム修正可能なマイクロコンピュータ
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-196240
公開番号（公開出願番号）：特開平7-049853
出願日： 1993年08月06日
公開日（公表日）： 1995年02月21日
要約：
【要約】【目的】本発明は、修正箇所数に関わらず、1つの擬似ROM割込み処理回路で且つRAMの容量も増やさずに複数箇所のプログラム修正可能なマイクロコンピュータを提供することを目的とする。【構成】本発明は、共にシリアルi/Oバス11に接続され、双方向に通信可能な(1チップ)マイクロコンピュータ1、EEPROM12、及び修正データ書込み装置13からなり、マイクロコンピュータ1は、内部バス9を介してCPU2、RAM3、ROM4、擬似ROM処理回路5及びシリアルi/O部8により構成される。前記ROM4のプログラムを変更するための割込み処理を行う所望のアドレス値を予め擬似ROM処理回路5に設定し、所望の値になった時に、CPU2に対して自動的に割込み処理を実行させ、ROM4のプログラムを実行中にROM4以外のプログラムを実行させるマイクロコンピュータである。
請求項（抜粋）：
外部バスを介して外部メモリ及び外部装置と通信可能なシリアル通信インターフェース回路を備えた1チップマイクロコンピュータにおいて、予め所定のアドレス値を記憶するラッチ手段と、前記1チップマイクロコンピュータ内の主メモリに記憶された主プログラムを実行中に、前記ラッチ手段に記憶されるアドレス値と主プログラム実行中のプログラムカウンタ値とを比較することにより、任意のアドレスにおいて割り込みを発生させる割込み発生手段と、前記割込みの発生により外部バスを介して外部メモリに記憶されている修正プログラムを逐時読み出しながら実行するプログラム修正手段と、を具備することを特徴とする修正プログラム実行可能なマイクロコンピュータ。
IPC (3件)：
G06F 15/78 510
, G06F 15/78
, G06F 9/06 540
