半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴木喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-208082
公開番号（公開出願番号）：特開平5-048052
出願日： 1991年08月20日
公開日（公表日）： 1993年02月26日
要約：

【要約】【構成】マスタ-スライス方式の半導体装置において、基本セルを各導電型4トランジスタで構成し、そのうち2つずつのトランジスタのゲ-ト電極を1つのゲ-ト端子取り出し部に接続し、かつ4つのトランジスタは一方のソ-ス・ドレイン領域を共有する構造とし、かつその領域上に電源配線と電源配線に接続するためのコンタクトホ-ルを配置するための領域をもたせる。【効果】1つの基本セルを用いて省消費電力型のマクロセルと高駆動型のマクロセルを使用トランジスタ数を変更することなく構成することができる。

請求項（抜粋）：

入出力セルが複数個配列されて外部セル領域をなし、基本セルが複数個配列されて内部セル領域をなし、複数の前記基本セルと複数層からなる配線層によりマクロセルが構成されるマスタ-スライス半導体装置において、前記基本セルにおける、第1導電型の第1の絶縁ゲ-ト型電界効果トランジスタと、第1導電型の第2の絶縁ゲ-ト型電界効果トランジスタのゲ-ト電極は第1のゲ-ト端子取り出し部に接続され、前記基本セルにおける、第1導電型の第3の絶縁ゲ-ト型電界効果トランジスタと、第1導電型の第4の絶縁ゲ-ト型電界効果トランジスタのゲ-ト電極は第2のゲ-ト端子取り出し部に接続され、前記第1導電型の第1、第2、第3、第4の絶縁ゲ-ト型電界効果トランジスタは各々一方のソ-ス・ドレイン領域を共有し、前記基本セルにおける、第2導電型の第1の絶縁ゲ-ト型電界効果トランジスタと、第2導電型の第2の絶縁ゲ-ト型電界効果トランジスタのゲ-ト電極は第3のゲ-ト端子取り出し部に接続され、前記基本セルにおける、第2導電型の第3の絶縁ゲ-ト型電界効果トランジスタと、第2導電型の第4の絶縁ゲ-ト型電界効果トランジスタのゲ-ト電極は第4のゲ-ト端子取り出し部に接続され、前記第2導電型の第1、第2、第3、第4の絶縁ゲ-ト型電界効果トランジスタは各々一方のソ-ス・ドレイン領域を共有していることを特徴とする半導体装置。

IPC (4件)：

H01L 27/118 , H01L 27/04 , H01L 27/092 , H03K 19/173

FI (3件)：

H01L 21/82 M , H01L 27/08 321 J , H01L 27/08 321 L

前のページに戻る