特許

J-GLOBAL ID：200903075731260880

半導体メモリ及びその作製方法

発明者： 落合 昭彦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-083242
公開番号（公開出願番号）：特開平8-255879
出願日： 1995年03月15日
公開日（公表日）： 1996年10月01日
要約：

【要約】【目的】互いに直交するストライプ状に配列された帯状の電極の間に強誘電体薄膜が挟まれているが、簡素な構造を有する半導体メモリを提供する。【構成】半導体メモリは、(イ)ストライプ状に配列された帯状の第1の電極20と、(ロ)該第1の電極と略直交する、ストライプ状に配列された帯状の第2の電極40と、(ハ)第1の電極と第2の電極が交差する部分に少なくとも設けられた強誘電体薄膜30、から構成された複数の半導体メモリセルから成り、そして、これらの半導体メモリセルは、第2の基板54に張り合わされた第1の半導体基板10の内部に形成されている。

請求項（抜粋）：

(イ)ストライプ状に配列された帯状の第1の電極と、(ロ)該第1の電極と略直交する、ストライプ状に配列された帯状の第2の電極と、(ハ)第1の電極と第2の電極が交差する部分に少なくとも設けられた強誘電体薄膜、から構成された複数の半導体メモリセルから成り、該半導体メモリセルは、第2の基板に張り合わされた第1の半導体基板の内部に形成されていることを特徴とする半導体メモリ。

IPC (3件)：

H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 27/10 451 ,  H01L 27/10 651

引用特許：

審査官引用 (1件)

• 強誘電体メモリ
  公報種別：公開公報   出願番号：特願平4-307149   出願人：オリンパス光学工業株式会社, シメトリックス・コーポレーション