特許
J-GLOBAL ID：200903075732580153
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-236535
公開番号（公開出願番号）：特開平6-060699
出願日： 1992年08月12日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】 半導体記憶装置のディスターブ試験時間を短縮し,また,消費電力を減少させる半導体記憶装置を提供する。【構成】 本発明の半導体記憶装置のディスターブ試験においては,素子分離レイアウトに応じた間隔だけ離れたワード線を複数同時に選択する。素子分離レイアウトに応じてワード線を選択するので,素子分離状態に起因する干渉を排除できる。またワード線を同時に複数選択するので,時間短縮を図ることができる。さらにワードラインを選択状態に維持し,センスアンプをリセットさせないようにすることにより,複数のワード線を同時に選択しても消費電力の増加を抑えることができる。
請求項（抜粋）：
マトリクス状に配置されたメモリセルと,前記メモリセルを選択するビット線,ワード線と,前記ビット線に接続されるセンスアンプと,メモリセルの素子分離レイアウトに対応して定まる所定の間隔で,複数のワード線を複数本おきにほぼ同時に選択する試験モードを有し,前記ワード線に接続され,アドレス信号に応答し前記ワード線を選択的に駆動するアドレスデコード回路とを有することを特徴とする半導体記憶装置。
IPC (3件)：
G11C 29/00 303
, G11C 11/401
, H01L 27/10 481
