特許
J-GLOBAL ID：200903075769555337
MOSFET及びMOSFETの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
遠山 勉 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-138841
公開番号（公開出願番号）：特開平10-335651
出願日： 1997年05月28日
公開日（公表日）： 1998年12月18日
要約：
【要約】【課題】 短ゲート長のデバイスとして機能し、かつ、ゲート電極の抵抗値による信号伝搬遅延の影響が少ないMOSFETを提供する。【解決手段】 ポリシリコン17が、PSG膜16とPSGからなる第1サイドウォール18で覆われた構造の側面に、さらに、BSGからなる第2サイドウォール19を設けた構造(F)を形成し、これをエッチングすることによって、ポリシリコン17の上部に、第2サイドウォール19でその幅が規定される空間を形成する(G)。次いで、その空間内にシリコン21を堆積することによって構造(H)を形成し、そのシリコン21をシリサイド化することによって、基板11側の幅(ゲート長)に比して、幅の広いシリサイド23を有するゲート電極を形成する(J)。
請求項（抜粋）：
シリサイド層をその表層に有するゲート電極を備えたMOSFETにおいて、前記ゲート電極の、ソース・ドレイン方向の断面の形状が、シリサイド層側のチャネル方向の長さの方が、半導体基板側のチャネル方向の長さよりも長い形状であることを特徴とするMOSFET。
IPC (2件)：
FI (2件)：
H01L 29/78 301 X
, H01L 29/44 Z
