特許
J-GLOBAL ID：200903075771830329
同期装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-190683
公開番号（公開出願番号）：特開平10-042285
出願日： 1996年07月19日
公開日（公表日）： 1998年02月13日
要約：
【要約】【課題】 タイムスタンプとフレ-ムの対応付けの誤りの確立を小さくする。【解決手段】 パケットデコ-ダ32は、デ-タの供給単位であるパケットの先頭部分のタイムスタンプを抽出する。フレ-ム先頭検出部33は、デ-タの処理単位であるフレ-ムの先頭を検出する。制御回路34は、後段デコ-ダのフレ-ム先頭検出信号FV(FA)が入力されるとフレ-ム再生タイミング信号Tを出力すると共に、タイムスタンプが抽出されてからフレ-ム先頭検出部33が最初にフレ-ムの先頭を検出した後の一定期間はフレ-ム先頭検出信号FV(FA)を無視する。比較部35は、フレ-ム再生タイミング信号Tが入力されると、タイムスタンプと標準タイマを比較し、後段デコ-ダへデ-タ出力を許可する同期制御信号SV(SA)を出力する。
請求項（抜粋）：
1本のデ-タ列に多重化された複数のデ-タを種類ごとに分離する分離手段と、前記分離手段により分離されたデ-タの数に等しい数だけ存在し、各デ-タに1つずつ対応して設けられる複数のデコ-ド手段とを有し、各デコ-ド手段は、前段デコ-ダと、前記前段デコ-ダから出力されるデ-タの処理単位であるフレ-ムの先頭を検出したときにフレ-ム先頭検出信号を出力する後段デコ-ダと、前記前段デコ-ダから出力されるデ-タを前記後段デコ-ダに導くバッファとを有し、前記前段デコ-ダは、前記分離手段から出力されるデ-タの供給単位であるパケットの先頭部分のタイムスタンプを抽出するパケットデコ-ダと、前記分離手段から出力されるデ-タの処理単位であるフレ-ムの先頭を検出するフレ-ム先頭検出部と、前記後段デコ-ダのフレ-ム先頭検出信号が入力されるとフレ-ム再生タイミング信号を出力する共に、前記タイムスタンプが抽出されてから前記フレ-ム先頭検出部が最初にフレ-ムの先頭を検出した後の一定期間は前記フレ-ム先頭検出信号を無視する制御回路と、前記フレ-ム再生タイミング信号が入力されると、前記タイムスタンプと標準タイマとを比較し、前記後段デコ-ダへデ-タ出力を許可する同期制御信号を出力する比較部とを有することを特徴とする同期装置。
IPC (5件)：
H04N 7/24
, H04J 3/00
, H04L 7/04
, H04N 5/93
, H03M 7/00
H04N 7/13 Z
, H04J 3/00 M
, H04L 7/04 A
, H03M 7/00
, H04N 5/93 Z
