特許

J-GLOBAL ID：200903075782038597

半導体装置

発明者： 藤井 岳志 ,  根本 道生
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-102087
公開番号（公開出願番号）：特開2000-294802
出願日： 1999年04月09日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】ボンディング時、加圧接触時等の機械的圧力に対する耐量の大きい半導体装置を提供する。【解決手段】nベース層1の表面層に、表面不純物濃度が高く接合深さの浅いpチャネル領域3と、表面不純物濃度が高く接合深さの深いp+ シールド領域4とが形成されたSSDにおいて、アノード電極を二層6a、6bとし、その間に部分的に、例えばポリイミド樹脂の圧力緩和層8を挟んだ圧力緩和構造を設ける。

請求項（抜粋）：

半導体基板表面に設けられた電極に圧力緩和構造を備えたことを特徴とする半導体装置。

IPC (5件)：

H01L 29/861 ,  H01L 21/60 301 ,  H01L 21/60 311 ,  H01L 29/41 ,  H01L 29/872

FI (6件)：

H01L 29/91 Z ,  H01L 21/60 301 P ,  H01L 21/60 311 Q ,  H01L 29/44 Z ,  H01L 29/48 F ,  H01L 29/91 D

Fターム (10件)：

4M104BB03 ,  4M104CC03 ,  4M104FF06 ,  4M104FF13 ,  4M104GG02 ,  4M104GG03 ,  4M104HH20 ,  5F044EE00 ,  5F044EE06 ,  5F044EE11