特許
J-GLOBAL ID：200903075788567214
ピーク検出回路
発明者：
出願人/特許権者：
代理人 (1件)：
内田 公三 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-046685
公開番号（公開出願番号）：特開平9-218225
出願日： 1996年02月08日
公開日（公表日）： 1997年08月19日
要約：
【要約】【課題】 高速で変化する信号のピーク値およびその発生時点を確実にとらえること。【解決手段】 入力信号20を微小時間遅延回路DLで遅延した遅延信号21と、入力信号20とをコンパレータCP1で比較する。正のピークにおいて、コンパレータCP1の出力27は“L”から“H”に遷移し、負のピークにおいて“H”から“L”に遷移するから、ピーク検出信号27が得られる。この遷移点で広帯域のサンプル・ホールド回路51を動作せしめて、入力信号20のピーク値26を確実に得ることができる。正のピーク値検出時にタイミング制御回路60でサンプル・タイミング信号74を出力すれば正のピーク値を、負のピーク検出時にサンプル・タイミング信号74を出力すれば負のピーク値を得ることができるから、正負のピーク値を同時に得ることもできる。
請求項（抜粋）：
入力信号(20)を微小時間だけ遅延して遅延信号(21)を得るための遅延手段(DL)と、前記入力信号(20)と前記遅延信号(21)との大きさを比較して前記入力信号(20)の方が大きくその後に反転して前記遅延信号(21)の方が大きくなった場合にこの反転した時点を前記入力信号(20)の正のピーク時と判定し、前記遅延信号(21)の方が大きくその後に反転して前記入力信号(20)の方が大きくなった場合にこの反転した時点を前記入力信号(20)の負のピーク時と判定したピーク検出信号(27)を得るためのコンパレータ手段(CP1)とを含むピーク検出回路。
IPC (2件)：
FI (2件)：
G01R 19/04 B
, H03K 5/153
