特許
J-GLOBAL ID：200903075798283567
デ-タ処理システム
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
笹岡 茂 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-020460
公開番号（公開出願番号）：特開平5-108473
出願日： 1992年01月09日
公開日（公表日）： 1993年04月30日
要約：
【要約】 (修正有)【目的】 結合した複数の系の主記憶装置全体で1つのアドレス空間を構成し、他の系の主記憶装置に任意にアクセスできるようにする。【構成】 複数のデータ処理の系から構成され、それぞれの系内には1つ以上の命令プロセッサIP00〜IP11又は1つ以上のIQP00〜IQP11と1つ以上の主記憶装置MS0、MS1を備え1つ以上のサービスプロセッサSVPを備える。データ処理装置の系K0〜K3から構成される。バス結合装置EXOを備え、個別バスRBUS1で接続している。サービスプロセッサSVPは4つの系K0〜K3へのパスを備える。主記憶装置MS0は個別バスRBUS0のバスアービタ201とRBUS制御回路210とアドレス判定回路220とメモリ回路250を備え、バス結合装置EXOはRBUS制御回路とEBUBUS制御回路と判定回路と系番号判定回路を備える。
請求項（抜粋）：
1つ以上の命令処理装置と1つ以上の入出力装置と1つ以上の主記憶装置を有し、これらを個別バスでバス結合した系を複数備え、複数の系間を各系に備えられたバス結合装置と該バス結合装置間を結ぶ系間転送信号線を介して接続したデ-タ処理システムに於いて、各系の主記憶装置にはシステムに与えられたアドレス空間の内の部分アドレス空間が割付けられ、個別バス、転送信号線上のアドレスとして前記部分アドレス空間における絶対アドレスを用い、前記命令処理装置又は前記入出力装置が送出した個別バス上の主記憶装置アクセスが自系に属する主記憶装置に当てたアクセスか他系に属する主記憶装置に当てたアクセスかを絶対アドレスに基づき判定するアドレス判定手段を前記各主記憶装置およびバス結合装置に備え、主記憶装置のアドレス判定手段が、自系に属する主記憶装置に当てたアクセスであると判定した場合、主記憶装置内の個別バス制御回路がアクセスを受信し、主記憶装置にアクセスを行い、バス結合装置のアドレス判定手段が、個別バス上の主記憶装置に対するアクセスが他系に属する主記憶装置に当てたアクセスであると判定した場合、バス結合装置内の個別バス制御回路がアクセスを受信し、他系のバス結合装置へのアクセスの転送を行い、上記アクセスに対する判定と受信を主記憶装置とバス結合装置が独立に行うことを特徴とするデ-タ処理システム。
IPC (4件)：
G06F 12/06 520
, G06F 13/36 310
, G06F 15/16 320
, G06F 15/16 400
