特許

J-GLOBAL ID：200903075823940896

半導体装置の製造方法

発明者： 深沢 正永 ,  門村 新吾
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-229403
公開番号（公開出願番号）：特開平11-067909
出願日： 1997年08月26日
公開日（公表日）： 1999年03月09日
要約：

【要約】【課題】 層間膜として有機系低誘電率膜を用いた場合、この層間膜におけるエッチング不良を防止できる半導体装置の製造方法を提供する。【解決手段】 本発明の半導体装置の製造方法は、半導体基板の上方に少なくとも有機系低誘電率膜12を含む層間膜を形成する工程と、この有機系低誘電率膜12のエッチングを終点直前までO2 系のガスを用いて行い、該有機系低誘電率膜12の残りの部分のオーバーエッチングをフォーミングガスを用いて行うことにより、該有機系低誘電率膜12にビアホールの少なくとも一部を形成する工程と、を具備することを特徴とする。これにより、有機系低誘電率膜12にボーイング形状等のエッチング不良が生じることがない。

請求項（抜粋）：

半導体基板の上方に少なくとも有機系低誘電率膜を含む層間膜を形成する工程と、この有機系低誘電率膜をフォーミングガスを用いてエッチングすることにより、該有機系低誘電率膜に接続孔の少なくとも一部又は溝の少なくとも一部を形成する工程と、を具備することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 21/312

FI (4件)：

H01L 21/90 S ,  H01L 21/312 N ,  H01L 21/302 J ,  H01L 21/90 V

引用特許：

審査官引用 (2件)

• 特開昭60-170238
  
• 特開昭58-087824