特許
J-GLOBAL ID：200903075899535419
論理検証手法および論理検証装置
発明者：
出願人/特許権者：
代理人 (2件)：
西山 恵三
, 内尾 裕一
公報種別：公開公報
出願番号（国際出願番号）：特願2005-208625
公開番号（公開出願番号）：特開2007-026181
出願日： 2005年07月19日
公開日（公表日）： 2007年02月01日
要約：
【課題】 内部構成や仕様が明確でない検証対象に対し、外端の動作仕様のみを用いて検証をおこなうと検証抜けが生じ、検証精度が低下する。十分な検証精度が得られないことにより、十分な精度を持つ論理システムを予定の期間内に完成させることができず市場が欲するときに製品を投入できないという課題や不十分な精度のまま製品を市場に投入してしまう課題が生じる。【解決手段】 機能ブロックを定義するプロパティを予め登録しておく。このプロパティを用いて検証対象の内部構成を抽出する。この内部構成から、予め登録したプロパティに一致しない部分について、入出力制約条件を求める。この入出力制約条件を用いて論理検証をおこなう。【選択図】 図1
請求項（抜粋）：
ハードウエア記述言語により記述された論理システムの検証装置において、
前記ハードウエア記述言語で記述された論理システムを論理表現に変換し最適化をおこない正規化論理表現を生成する正規化論理表現生成手段と、
論理システムの構成部品である機能ブロックに対応する動作仕様記述の正規化論理表現を記録する機能ブロック保持手段と、
前記機能ブロック保持手段から正規化論理表現を選択し前記正規化論理表現生成手段で生成した正規化論理表現と比較をおこなうことで前記機能ブロックの存在を判定し、前記ハードウエア記述言語で記述された論理システムの内部構成を抽出する内部構成抽出手段と、
前記内部構成抽出手段で抽出した各ブロックの入力および出力制約条件を求める手段を具備することを特徴とする、ハードウエア記述言語により記述された論理システムの検証装置。
IPC (2件)：
FI (3件)：
G06F17/50 664Z
, H01L21/82 T
, G06F17/50 672C
5B046AA08
, 5B046BA03
, 5B046JA05
, 5F064BB02
, 5F064BB20
, 5F064BB31
, 5F064HH08
, 5F064HH09
, 5F064HH12
