特許

J-GLOBAL ID：200903075907733713

半導体装置

発明者： 小松 裕
出願人/特許権者： 住友電気工業株式会社
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2003-121416
公開番号（公開出願番号）：特開2004-327782
出願日： 2003年04月25日
公開日（公表日）： 2004年11月18日
要約：

【課題】配線の信頼性を向上させた半導体装置を提供する。【解決手段】パワーデバイス1は、電界効果型トランジスタに供給する電流が流れるドレイン配線35と、ドレイン配線35に並列して延在し、電界効果型トランジスタから流れ込む電流が流れるソース配線25とを備える。ドレイン配線35およびソース配線25の各々は、電流が流れる方向の上流側に位置する一方端35aおよび25aと、下流側に位置する他方端35bおよび25bとを含む。ドレイン配線35は、一方端35aから他方端35bに向かうに従って単位長さ当たりの電気抵抗値が大きくなるように形成されている。ソース配線25は、一方端25aから他方端25bに向かうに従って単位長さ当たりの電気抵抗値が小さくなるように形成されている。【選択図】 図1

請求項（抜粋）：

主表面を有する半導体基板と、 第1導電型のチャネル領域と、前記チャネル領域の両側に位置し、前記第1導電型とは異なる第2導電型の第1および第2の不純物領域とを含み、前記主表面に形成された電界効果型トランジスタと、 前記第1の不純物領域に接触するとともに一方向に延在し、前記電界効果型トランジスタに供給する電流が流れる第1の配線と、 前記第2の不純物領域に接触するとともに前記第1の配線に並列して延在し、前記電界効果型トランジスタから流れ込む電流が流れる第2の配線とを備え、 前記第1および第2の配線の各々は、電流が流れる方向の上流側に位置する一方端と、下流側に位置する他方端とを含み、 前記第1の配線は、前記一方端から前記他方端に向かうに従って単位長さ当たりの電気抵抗値が大きくなるように形成されており、前記第2の配線は、前記一方端から前記他方端に向かうに従って単位長さ当たりの電気抵抗値が小さくなるように形成されている、半導体装置。

IPC (2件)：

H01L29/78 ,  H01L21/3205

FI (2件)：

H01L29/78 301W ,  H01L21/88 A

Fターム (23件)：

5F033GG01 ,  5F033GG02 ,  5F033GG03 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033MM20 ,  5F033MM21 ,  5F033VV00 ,  5F033XX00 ,  5F033XX05 ,  5F140AA30 ,  5F140BA02 ,  5F140BA04 ,  5F140BA06 ,  5F140BF53 ,  5F140BH02 ,  5F140BH03 ,  5F140BH12 ,  5F140BJ25 ,  5F140CA01 ,  5F140CA10