特許

J-GLOBAL ID：200903075921888886

記憶素子及びその駆動方法

発明者： 椎本 恒則 ,  荒谷 勝久 ,  原 雅明 ,  対馬 朋人
出願人/特許権者： ソニー株式会社
代理人 (2件)： 角田 芳末 ,  磯山 弘信
公報種別：公開公報
出願番号（国際出願番号）：特願2004-319655
公開番号（公開出願番号）：特開2006-134954
出願日： 2004年11月02日
公開日（公表日）： 2006年05月25日
要約：

【課題】 本発明においては、記憶データの内容の判別が容易にできると共に、消費電力を低減することが可能な構成の記憶素子及びその駆動方法を提供するものである。【解決手段】 本発明の記憶素子10は、一方の電極1と他方の電極2との間に、異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子11,12を備え、2つの前記可変抵抗素子11,12の各素子の前記一方の電極1を共通電極とし、2つの前記可変抵抗素子11,12の各素子の前記他方の電極2を独立させてそれぞれ端子X,Yを設けて、合計2端子としてメモリセルを構成したことを特徴とする。【選択図】 図1

請求項（抜粋）：

一方の電極と他方の電極との間に、異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、 2つの前記可変抵抗素子の各素子の前記一方の電極を共通電極とし、 2つの前記可変抵抗素子の各素子の前記他方の電極を独立させてそれぞれ端子を設けて、合計2端子としてメモリセルを構成した ことを特徴とする記憶素子。

IPC (2件)：

H01L 27/10 ,  G11C 13/00

FI (2件)：

H01L27/10 451 ,  G11C13/00 A

Fターム (4件)：

5F083FZ10 ,  5F083GA05 ,  5F083JA37 ,  5F083JA60

引用特許：

審査官引用 (3件)

• 記憶素子及びその駆動方法
  公報種別：公開公報   出願番号：特願2004-213594   出願人：ソニー株式会社
• プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
  公報種別：公表公報   出願番号：特願2000-599033   出願人：アリゾナボードオブリージェンツ
• 磁気メモリ
  公報種別：公開公報   出願番号：特願2002-286653   出願人：株式会社東芝