特許

J-GLOBAL ID：200903075938468759

半導体集積回路およびその設計方法

発明者： 古市 政勝
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-129333
公開番号（公開出願番号）：特開2000-323659
出願日： 1999年05月11日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 回路の処理速度や集積度などに対するいかなる条件下でも、クロックスキューを低減することができ、クロックスキューの発生による回路の誤動作をなくすことができる半導体集積回路およびその設計方法を提供する。【解決手段】 TA11〜TA410、TB11〜TB45、TC11〜TC410はクロックツリー用バッファで、FF1〜FF10はフリップフロップであり、A、B、Cの各クロックラインの段数を合わせ、且つクロックツリー用バッファを用いて各段のバッファの遅延値を合わせてゲート遅延を合わせた後、レイアウトツールにより配線遅延を合わせることにより、ゲート遅延および配線遅延をそれぞれ合わせる。

請求項（抜粋）：

異なる容量値を出力段に接続した複数種類のバッファを用いてクロックツリーを構成し、前記クロックツリーを、前記バッファの遅延値を合わせるよう構成したことを特徴とする半導体集積回路。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  G06F 1/10 ,  G06F 17/50 ,  H01L 21/82

FI (5件)：

H01L 27/04 D ,  G06F 1/04 330 A ,  G06F 15/60 658 U ,  G06F 15/60 658 K ,  H01L 21/82 W

Fターム (22件)：

5B046AA08 ,  5B046BA04 ,  5B046JA01 ,  5B079CC02 ,  5B079CC04 ,  5B079CC14 ,  5B079DD06 ,  5B079DD08 ,  5B079DD13 ,  5F038CD06 ,  5F038CD08 ,  5F038CD09 ,  5F038CD13 ,  5F038CD14 ,  5F038EZ10 ,  5F038EZ20 ,  5F064AA01 ,  5F064BB01 ,  5F064EE43 ,  5F064EE47 ,  5F064EE54 ,  5F064FF09