特許
J-GLOBAL ID：200903075954522143
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-149510
公開番号（公開出願番号）：特開平5-343684
出願日： 1992年06月09日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 製造工程および実装工程、さらには実使用時等におけるチャ-ジアップ現象、プラズマダメ-ジや静電気等の影響の受けずらい、信頼性の高いゲ-ト膜を有する薄膜トランジスタを具備する半導体装置を提供する。【構成】 多結晶シリコン薄膜PチャネルMOSトランジスタは、ゲ-ト電極をなすN+型多結晶シリコン膜5とその上にゲ-ト膜をなす二酸化シリコン膜6を介して形成された、バルク層をなす多結晶シリコン膜8と、その両側に形成されたソ-ス/ドレイン領域をなすP+型多結晶シリコン膜9とから構成され、前記二酸化シリコン膜6の前記N+型多結晶シリコン膜5が形成された領域以外の一領域にはスル-ホ-ル7が設けられ、前記多結晶シリコン膜8と同一の層形成により形成され、配線層をなすP+型多結晶シリコン膜10が、前記スル-ホ-ル7を介して前記P型シリコン基板1内に形成されたP+型拡散層3に接続されている。
請求項（抜粋）：
半導体基板の一主面上に少なくとも逆スタガ構造の薄膜トランジスタを具備する半導体装置において、前記薄膜トランジスタのゲ-ト電極上に形成されたゲ-ト膜をなす絶縁膜の前記ゲ-ト電極が形成された領域以外の少なくとも一領域には開孔部が設けられ、前記薄膜トランジスタのバルク層をなす薄膜層と同一の層形成により形成された配線層が、少なくとも前記開孔部および電気的経路となる配線層を介して前記半導体基板に接続されていることを特徴とする半導体装置。
IPC (4件)：
H01L 29/784
, G11C 11/14
, H01L 27/04
, H01L 27/11
H01L 29/78 311 C
, H01L 27/10 381
