特許

J-GLOBAL ID：200903075955373281

半導体装置の製造方法

発明者： 土屋 賀子
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-173218
公開番号（公開出願番号）：特開平11-008297
出願日： 1997年06月13日
公開日（公表日）： 1999年01月12日
要約：

【要約】【課題】 トレンチ絶縁分離型であって微細化、高集積化が可能であり且つ特性も優れた半導体装置を製造することができる方法を提供する。【解決手段】 SiO2 膜27でトレンチ25を埋め、Si3 N4 膜23をストッパにした化学的機械的研磨法でSiO2 膜27をトレンチ25内にのみ残す。その後、Si3 N4 膜23を除去し、露出したSiO2 膜27の側面に、多結晶Si膜28から成る側壁を形成する。このため、側壁がSiO2 膜27の側面に対するストッパ等になり、洗浄等のためのライトエッチングがその後に行われても、素子分離領域の端縁部のSiO2 膜27に溝が形成されにくい。

請求項（抜粋）：

半導体基板上に少なくとも被覆膜を形成する工程と、素子分離領域にすべき領域の前記半導体基板に前記被覆膜を貫通するトレンチを形成する工程と、前記トレンチの深さよりも厚い絶縁膜を形成してこの絶縁膜で前記トレンチを埋める工程と、前記被覆膜をストッパにしてこの被覆膜の表面の高さまで前記絶縁膜を除去する工程と、前記絶縁膜の前記除去の後に前記被覆膜を除去する工程と、前記被覆膜の前記除去の後に前記絶縁膜の側面を覆う側壁を形成する工程とを具備することを特徴とする半導体装置の製造方法。