絶縁ゲート型半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-037623
公開番号（公開出願番号）：特開平10-233506
出願日： 1997年02月21日
公開日（公表日）： 1998年09月02日
要約：

【要約】【課題】パワーMOS FETにおいて、出力用トランジスタの異常時に出力用トランジスタのゲートを制御する保護回路の電圧比較回路を出力用トランジスタと同一チップ上に搭載する場合に、低コスト化を優先して実現する。【解決手段】Nチャネル型の出力用トランジスタ10と、出力用トランジスタと同一チップ上に搭載され、出力用トランジスタの異常時に出力用トランジスタのゲートを制御する保護回路とを具備するMOS型半導体装置において、保護回路の一部である電圧比較回路のトランジスタとしてNMOS FET20のみが使用されている。

請求項（抜粋）：

単一チャネル型の出力用トランジスタと、前記出力用トランジスタと同一チップ上に搭載され、前記出力用トランジスタの異常時に出力用トランジスタのゲートを制御する保護回路とを具備し、前記保護回路の一部である電圧比較回路のトランジスタとして前記出力用トランジスタと同じ単一チャネル型のMOS FETが使用されていることを特徴とする絶縁ゲート型半導体装置。

IPC (4件)：

H01L 29/78 , H01L 21/8234 , H01L 27/088 , H03K 17/08

FI (4件)：

H01L 29/78 657 F , H03K 17/08 C , H01L 27/08 102 A , H01L 29/78 656 D

前のページに戻る