特許

J-GLOBAL ID：200903075973925879

半導体装置およびその製造方法

発明者： 小池 正博
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平11-339555
公開番号（公開出願番号）：特開2001-156165
出願日： 1999年11月30日
公開日（公表日）： 2001年06月08日
要約：

【要約】【課題】 トレンチ素子分離領域の近傍において導電性の残渣の発生を防止し、残渣の発生に起因する短絡を防止するとともに、半導体装置の特性の向上を図る。【解決手段】 Si基板1に選択的にトレンチ素子分離領域6を形成した後、このトレンチ素子分離領域6の基板より上に露出した部分をスパッタリングして、角部6aを滑らかな形状にする。その後、トレンチ素子分離領域6により分離された活性領域にゲート電極などの導電性パターンを形成する。

請求項（抜粋）：

基板に選択的にトレンチ素子分離領域を形成する工程と、上記トレンチ素子分離領域によって分離された領域に導電性パターンを形成する工程とを有する半導体装置の製造方法において、上記トレンチ素子分離領域を形成する工程の後、上記導電性パターンを形成する工程の前に、上記トレンチ素子分離領域のうちの露出した部分をスパッタするようにしたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/76 ,  H01L 27/08 331 ,  H01L 29/78

FI (3件)：

H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 29/78 301 R

Fターム (23件)：

5F032AA34 ,  5F032AA44 ,  5F032BA02 ,  5F032CA17 ,  5F032DA03 ,  5F032DA04 ,  5F032DA21 ,  5F032DA24 ,  5F032DA33 ,  5F032DA53 ,  5F032DA78 ,  5F040DA14 ,  5F040DA15 ,  5F040DB01 ,  5F040DC01 ,  5F040EK05 ,  5F040FC10 ,  5F048AA00 ,  5F048AA01 ,  5F048AA04 ,  5F048AC01 ,  5F048BA01 ,  5F048BG14