特許

J-GLOBAL ID：200903075993236751

半導体装置の製造方法

発明者： 藤石 義隆
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-136727
公開番号（公開出願番号）：特開平8-330537
出願日： 1995年06月02日
公開日（公表日）： 1996年12月13日
要約：

【要約】【目的】 コンタクトホール6底部の自然酸化膜7除去のエッチングの際に、コンタクトホール6側壁のサイドエッチングを防止して、半導体装置の信頼性を向上する。【構成】 プラズマ生成室16とエッチング反応室17の分離型CDE装置により、処理ガスにNF3を用い、プラズマ生成室16よりエッチング反応室17を低圧にしてプラズマエッチング処理を施すことにより、コンタクトホール6底部の自然酸化膜7を除去する。

請求項（抜粋）：

半導体基板上に形成された層間絶縁膜に、上記半導体基板表面を露出させてコンタクトホールを開口する工程と、プラズマ生成室とエッチング反応室とが分離されたケミカル・ドライ・エッチング(以下CDEと称す)装置により、エッチングガスにNF3を用い、上記プラズマ生成室内より上記エッチング反応室内を低圧にしてプラズマエッチング処理を施すことにより、上記コンタクトホール底部の自然酸化膜を除去する工程と、続いて上記コンタクトホールを介して上記半導体基板と接続する配線層を形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/306 ,  H01L 21/3065 ,  H01L 21/768

FI (5件)：

H01L 27/10 681 B ,  H01L 21/302 P ,  H01L 21/302 F ,  H01L 21/90 C ,  H01L 27/10 621 Z