特許

J-GLOBAL ID：200903076024215247

フラッシュメモリ装置

発明者： 金基皓 ,  金長來
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-155681
公開番号（公開出願番号）：特開平9-017982
出願日： 1996年06月17日
公開日（公表日）： 1997年01月17日
要約：

【要約】【課題】 セルアレー領域の面積を減少させ希望するセルストリングが短時間に選ばれるフラッシュメモリ装置を提供する。【解決手段】 本発明は、ストリング選択ラインSSLn及び接地選択ラインGSLnをそれぞれストリング選択トランジスタG,Fの制御ゲート電極及び接地選択トランジスタの制御ゲート電極にのみ連結させ形成することにより、前記ストリング選択ラインSSLn及び前記接地選択ラインGSLnの抵抗R2と、これらと連結されて形成される寄生容量C2を大きく減少させる。本発明によると、希望するセルを含むストリングを選択する場合前記ストリング選択ライン及び前記接地選択ラインによる電気的な信号の遅延時間を減少することができる。

請求項（抜粋）：

順次に積層されたフローティングゲート及びコントロールゲート電極を各々具備する1つの接地選択トランジスタ、複数のメモリセル、及び1つのストリング選択トランジスタが直列に配列されたストリングがマトリクス形に配列されたセルアレー領域と、前記ストリングを選択するために前記セルアレー領域上に相互平行に配置された複数の接地選択ライン及び複数のストリング選択ラインと、前記ストリング選択トランジスタのドレイン領域と連結されて情報を伝送させるビットラインと、前記ストリングを構成するメモリセルを選択するために前記接地選択ライン及び前記ストリング選択ラインと平行に配置されたワードラインを含むフラッシュメモリ装置であって、前記接地選択ラインは前記接地選択トランジスタのコントロールゲート電極にのみ連結され、前記ストリング選択ラインは前記ストリング選択トランジスタのコントロールゲート電極にのみ連結されることを特徴とするフラッシュメモリ装置。

IPC (6件)：

H01L 27/115 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 434 ,  G11C 17/00 307 D ,  H01L 29/78 371