プロセッサ制御装置及びプロセッサ制御方法

発明者：
出願人/特許権者：
代理人 (1件)：粟野重孝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-098283
公開番号（公開出願番号）：特開平7-306782
出願日： 1994年05月12日
公開日（公表日）： 1995年11月21日
要約：

【要約】【目的】異なる命令体系で記述されたプログラムを、メモリ容量を増やすことなく同一のプロセッサで実行する。【構成】 32ビット幅の命令メモリ2が、32ビット幅の命令体系で記述されたプログラムを記憶し、8ビット幅の命令メモリ3が、8ビット幅の命令体系で記述されたプログラムを記憶し、マルチプレクサ7が、割り込み制御部10が出力する切り換え信号5に従って、命令メモリ2の出力の下位8ビットか、または、命令メモリ3の出力8ビットかのいずれか一方を選択して出力し、命令デコーダ8が、切り換え信号5に従って、32ビット幅の命令体系か、8ビット幅の命令体系のいずれかに基づいて、命令データをデコードして制御信号9を出力する。

請求項（抜粋）：

第1の命令体系からなる命令データを記憶する第1の命令記憶手段と、第2の命令体系からなる命令データを記憶する第2の命令記憶手段と、前記第1及び第2の命令記憶手段から出力される命令データのうちどちらを使用するかを指定する指定手段と、前記第1及び第2の命令記憶手段の出力に接続され、前記指定手段に応答して、どちらか一方の命令記憶手段から出力される命令データを選択する選択手段と、前記選択手段が選択した命令データをデコードするデコード手段とを備えたプロセッサ制御装置。

IPC (2件)：

G06F 9/30 310 , G06F 17/10

引用特許：

審査官引用 (14件)

特開昭61-165133
特開昭61-165133
特開平4-076626

全件表示

前のページに戻る