特許

J-GLOBAL ID：200903076035527321

半導体装置の製造方法および半導体製造装置

発明者： 山中 英雄
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平8-182000
公開番号（公開出願番号）：特開平10-027836
出願日： 1996年07月11日
公開日（公表日）： 1998年01月27日
要約：

【要約】【課題】 機能素子の動作検査から少なくともパッケージングまでを連続して行うこと。【解決手段】 機能素子の動作検査を行う工程と(S101)、基板表面に保護テープを貼り付ける工程と(S102)、基板裏面を削る工程と(S103)、基板裏面に紫外線照射硬化型のダイシングテープを貼り付ける工程と(S104)、基板を切断して複数のチップ部品を形成し、ダイシングテープと保護テープとに紫外線を照射して硬化させる工程と(S105,106)、チップ部品をパッケージ部材に搭載する工程と(S116,117))、チップ部品とパッケージ部材の端子とを配線する工程と(S118)、チップ部品を封止してパッケージを構成する工程と(S119)を、自動搬送機構を介して連続処理する。

請求項（抜粋）：

基板の表面に形成された複数の機能素子の動作検査を行う工程と、検査後の前記基板の表面に保護テープを貼り付ける工程と、前記保護テープで前記機能素子を保護しながら前記基板の裏面を削り所定の厚さにする工程と、前記基板の裏面にダイシングテープを貼り付ける工程と、前記基板を切断して複数の機能素子毎に分割し、チップ部品を形成する工程と、前記チップ部品を前記ダイシングテープからピックアップして所定のパッケージ部材に所定のペースト材を介して搭載する工程と、前記ペースト材を硬化させる工程と、前記チップ部品と前記パッケージ部材の端子とを電気的に配線する工程と、前記チップ部品を封止してパッケージを構成する工程とから成り、これらの各工程間を自動搬送機構を介して連続処理で行うことを特徴とする半導体装置の製造方法。