特許

J-GLOBAL ID：200903076062858151

階調補正回路

発明者： 市川 忠之
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平6-004555
公開番号（公開出願番号）：特開平7-212621
出願日： 1994年01月20日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】 画像処理装置において、所定の補正係数を用いて、入力信号の傾向に適応させた補正係数を生成させ、輝度信号の階調を段階的に補正しコントラストのついた信号にして出力すること。【構成】 A/D変換された映像信号の輝度階調を検出する階調検出部と、前記階調検出部からの検出データを計数する計数部と、前記計数した値を加算する加算部と、階調補正計数を記憶する補正計数記憶部と、前記加算部の加算値に基づいて前記補正計数記憶部の階調分布パターンの中から相応するパターンを判別する判別部と、切換器と、前記切換器の出力を記憶するメモリと、このメモリの出力を保持するラッチと、このラッチの出力をD/A変換し、映像信号として出力するD/A変換部と、前記階調検出部、計数部、加算部、補正計数記憶部、判別部、切換器、メモリ、ラッチのそれぞれを制御する制御部とで構成する。

請求項（抜粋）：

入力した映像信号をA/D変換するA/D変換部と、前記A/D変換された映像信号の輝度階調を検出する階調検出部と、前記階調検出部からの検出データを計数する計数部と、前記計数した値を加算する加算部と、階調補正計数を記憶する補正計数記憶部と、前記加算部の加算値に基づいて前記補正計数記憶部の階調分布パターンの中から相応するパターンを判別する判別部と、一方の側の入力端子に前記判別部からの出力端子接続し、他方の側の入力端子に前記A/D変換部の出力端子を接続してなる切換器と、前記切換器の出力を記憶するメモリと、このメモリの出力を保持するラッチと、このラッチの出力をD/A変換し、映像信号として出力するD/A変換部と、前記階調検出部、計数部、加算部、補正計数記憶部、判別部、切換器、メモリ、ラッチのそれぞれを制御する制御部とで構成したことを特徴とする階調補正回路。

IPC (3件)：

H04N 5/202 ,  H04N 9/69 ,  H04N 9/79