特許

J-GLOBAL ID：200903076083240336

多層配線の形成方法

発明者： 岸 修司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-188516
公開番号（公開出願番号）：特開平5-036838
出願日： 1991年07月29日
公開日（公表日）： 1993年02月12日
要約：

【要約】【目的】完全に平坦化されて信頼性が高い半導体集積回路用の多層配線の形成方法を提供する。【構成】レジスト5をマスクとしてスパッタTiW膜3およびスパッタAu膜4をパターニングしたのち、レジスト5をマスクとして液相中で選択的にLPD-SiO2 膜6を成長する。つぎにレジスト5を除去したのち、無電解めっき法によってAuめっき膜7を形成する。つぎにAuめっき膜7表面に絶縁膜と密着性の優れた選択W膜8を形成する。つぎにP-SiO2 膜9を堆積したのち、スルーホール15を形成してスルーホール15直下の選択W膜8をエッチングする。つぎに無電解めっき法により、スルーホール15にAuめっき膜7を埋め込む。

請求項（抜粋）：

半導体基板の一主面上に2つ以上の異なる金属膜からなる積層膜を堆積する工程と、前記積層膜上にレジスト膜をパターニングする工程と、前記レジスト膜をマスクとして前記積層膜を選択エッチングする工程と、前記レジスト膜のない領域に酸化シリコン膜を液相成長させる工程と、前記レジスト膜を除去したのち、無電解めっき法により露出した積層膜上に選択的に金配線を形成する工程と、絶縁膜との密着性の優れた薄い金属膜を前記金配線表面に形成する工程と、全面に絶縁膜を堆積してから前記金配線上の絶縁膜にスルーホールを形成する工程と、前記スルーホール内の前記金属膜をエッチングして前記金配線表面を露出させる工程と、無電解めっき法により前記スルーホール内に金を埋め込む工程とを含む多層配線の形成方法。

IPC (2件)：

H01L 21/90 ,  H01L 21/3205

FI (3件)：

H01L 21/88 K ,  H01L 21/88 N ,  H01L 21/88 D