特許

J-GLOBAL ID：200903076091538972

バスアービタ回路

発明者： 湯浅 信幸
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 福山 正博
公報種別：公開公報
出願番号（国際出願番号）：特願平10-341070
公開番号（公開出願番号）：特開2000-148667
出願日： 1998年11月12日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】2種類のアルゴリズムを切換えて動作するバスアービタ回路の回路規模の小型化を実現する。【解決手段】循環型ディジーチェーンの優先順位フラグ1の出力をフラグ変換回路2で変換して、LRUアルゴリズムの優先順位フラグ4の出力とセレクタ5を介して選択して共通アービトレーション回路6に入力する。

請求項（抜粋）：

LRUアルゴリズムと循環型ディジーチェーンの2種類のアービトレーションのアルゴリズムが外部から選択でき、複数のバスリクエストに対して調停してアクノリッジを返すバスアービタ回路において、前記LRUアルゴリズム用及び循環型ディジーチェーン用の優先順位フラグと、 前記循環型ディジーチェーン用の優先順位フラグを変換するフラグ変換回路と、 前記LRUアルゴリズム及び循環型ディジーチェーン用に共通の単一アービトレーション回路と、を備えることを特徴とするバスアービタ回路。

IPC (3件)：

G06F 13/362 510 ,  G06F 13/362 ,  G06F 13/37

FI (3件)：

G06F 13/362 510 B ,  G06F 13/362 510 G ,  G06F 13/37 D

Fターム (11件)：

5B061BA01 ,  5B061BB04 ,  5B061BB09 ,  5B061BB16 ,  5B061BB23 ,  5B061BB28 ,  5B061BB43 ,  5B061BC02 ,  5B061BC03 ,  5B061BC10 ,  5B061RR02