特許
J-GLOBAL ID:200903076092352627
パケット交換システムにおけるブロックのインタリーブ方式
発明者:
,
,
出願人/特許権者:
代理人 (1件):
大塚 康徳 (外1名)
公報種別:公表公報
出願番号(国際出願番号):特願2000-541798
公開番号(公開出願番号):特表2002-510902
出願日: 1999年03月26日
公開日(公表日): 2002年04月09日
要約:
【要約】【解決手段】 本発明はバーストエラーの影響を最小化し、同時に、ARQプロトコルの効果を強化するためにパケットブロックをインタリーブする方法とシステムを開示する。パケットはまず複数のブロックに分割される。ブロック各々はそれから個々に符号化され、ブロック内でインタリーブされる。その後、そのブロックはより長い時間にわたって再びインタリーブされる。これら2段階のインタリーブを実行することにより、本発明では、パケットのブロックサイズが最小に保たれることが可能になり、これによって、ARQプロトコルの効果が高まり、パケットのデータ要素をより多くインタリーブすることによりバーストエラーの影響を最小化する。
請求項(抜粋):
通信ネットワークにおいてパケットを送信する方法であって、 前記パケットを複数のブロックを分割する工程と、 前記複数のブロック各々を個々に符号化する工程と、 第1の時間帯で前記複数のブロックにブロック内インタリーブを行う工程と、 第2の時間帯で前記複数のブロックにブロック外インタリーブを行う工程と、 前記パケットを送信する工程とを有し、 前記第2の時間帯は前記第1の時間帯より長く、 バースト誤りの影響は最小化され、自動繰返し確認プロトコルの効果は前記ブロック内インタリーブを行う工程及び前記ブロック外インタリーブを行う工程により強調されることを特徴とする方法。
IPC (5件):
H04L 1/00
, H03M 13/27
, H04B 1/00
, H04L 1/18
, H04L 12/56
FI (5件):
H04L 1/00 B
, H03M 13/27
, H04B 1/00
, H04L 1/18
, H04L 11/20 102 F
Fターム (10件):
5J065AA03
, 5J065AC02
, 5J065AE07
, 5J065AF04
, 5J065AG06
, 5K014AA03
, 5K014DA02
, 5K014FA16
, 5K014HA05
, 5K014HA10
前のページに戻る