特許
J-GLOBAL ID：200903076185417362
半導体素子の素子分離絶縁膜形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-240974
公開番号（公開出願番号）：特開平9-106984
出願日： 1996年08月26日
公開日（公表日）： 1997年04月22日
要約：
【要約】【課題】 半導体素子の素子分離絶縁膜形成から格子欠陥を除去し、フィールド酸化工程を用いて素子分離絶縁膜を形成することができる半導体素子の素子分離絶縁膜形成方法を提供するものである。【解決手段】 半導体基板上部にパッド酸化膜、第1絶縁膜を順次形成し、前記半導体基板の非活性領域を露出させるエッチング工程で第1絶縁膜パターンを形成した後、前記第1絶縁膜パターン側壁に第2絶縁膜スペーサーを形成し前記第1絶縁膜パターンと第2絶縁膜スペーサーをマスクにして前記半導体基板をエッチングしてトレンチを形成した後、ゲルマニウム不純物注入工程及び、SPE工程で前記トレンチ形成工程の際に発生する格子欠陥を除去し、熱酸化工程で素子分離絶縁膜を形成することを含む。半導体素子の素子分離絶縁膜を形成する際、発生する接合漏洩電流を低減させることにより半導体素子の収率、信頼性及び生産性を向上させ半導体素子の高集積化を可能にする。
請求項（抜粋）：
半導体基板上部にパッド酸化膜及び第1絶縁膜を形成する工程と、前記半導体基板の非活性領域が露出する第1絶縁膜パターンを形成する工程と、前記第1絶縁膜側壁に第2絶縁膜スぺーサーを形成する工程と、前記第1絶縁膜パターンと第2絶縁膜スぺーサーをマスクにし前記半導体基板を一定厚さエッチングしてトレンチを形成する工程と、前記トレンチ形成工程の際、発生する格子欠陥を除去するため前記第1絶縁膜パターンと第2絶縁膜スぺーサーをマスクにし、前記トレンチの表面にゲルマニウム不純物を一定濃度、一定エネルギーに注入することにより非晶質化した領域を形成する工程と、前記非晶質化した領域をSPE工程を行って結晶化させる工程と、熱酸化工程で前記トレンチに素子分離絶縁膜を形成する工程を含む半導体素子の素子分離絶縁膜形成方法。
IPC (3件)：
H01L 21/316
, H01L 21/265
, H01L 21/76
H01L 21/94 A
, H01L 21/265 Q
, H01L 21/76 M
