特許

J-GLOBAL ID：200903076191006323

半導体基板処理装置及びその制御方法

発明者： 小西 瞳子 ,  横井 直樹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-336773
公開番号（公開出願番号）：特開平11-176912
出願日： 1997年12月08日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】 多槽式でバッチ/ディップ式の半導体基板処理装置において、基板の欠落や破損のトラブルを迅速にあるいは瞬時に検知する。また、後続ロットに対してインターロックを設けることで、後続ロットに対する2次災害を防ぐ。【解決手段】 複数の処理槽で半導体基板を順次処理する半導体基板処理装置のローダー部、複数の処理槽及びアンローダー部にそれぞれ半導体基板の枚数カウンターを備え、基板の欠落が発見されたとき、警報を発する。また、欠落が発見された処理槽の処理を停止し、下流側の処理槽では処理を継続するが、ローダー部へのロット投入を阻止し、上流側の処理槽では処理中の薬液処理を完了後に停止するインターロック機能を備える。

請求項（抜粋）：

半導体基板をバッチ式で順次処理する複数の処理槽と、最初の処理槽に半導体基板を投入するためのローダ部と、最後の処理槽から半導体基板を払い出しするためのアンローダ部とを備え、上記ローダ部により投入する半導体基板の枚数を計数する投入基板枚数カウンタと、上記複数の処理槽の少なくとも選択された処理槽を通過する半導体基板の枚数を計数する通過基板枚数カウンタと、上記アンローダ部から払い出しする払出基板枚数カウンタとを設置したことを特徴とする半導体基板処理装置。

IPC (2件)：

H01L 21/68 ,  H01L 21/304 648

FI (2件)：

H01L 21/68 L ,  H01L 21/304 648 B