特許
J-GLOBAL ID:200903076211255694
半導体装置およびその試験方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平11-012380
公開番号(公開出願番号):特開2000-214221
出願日: 1999年01月20日
公開日(公表日): 2000年08月04日
要約:
【要約】【課題】電圧発生回路を同一チッブ上に搭載していない場合であってもレプリカ回路とチップ本体を合わせた試験を行うことができ、また、ウエハー状態でチップの実速度測定を行うことができる半導体装置を提供する。【解決手段】クリティカルパスのレプリカ回路12を有し、かつ電圧発生回路をチップ上に搭載していない半導体装置において、レプリカ回路12の出力を外部に取り出すためのバッファ15および出力パッドT12を設け、また同一チップIC内に集積化した位相・検知回路13の出力を取り出す出力パッドT11を設ける。これにより、チップ単体の評価試験時に、レプリカ回路12の動作周波数等の動作特性を外部から観測することができ、この観測結果とチップ本体の動作特性とを比較することで、チップICを製作時に構成したレプリカ回路12の動作でチップ本体回路11のクリティカルパス遅延を再現可能かを判断できる。
請求項(抜粋):
少なくとも伝送パスを有する半導体回路と、上記半導体回路の上記クリティカルパスとして採用された伝送パスと等価な電源電圧-遅延特性をもった回路により構成され、上記半導体回路のクリティカルパスの遅延時間をモニターするレプリカ回路とが同一チップ内に集積化され、電源電圧発生回路は、チップ外部に設けられる半導体装置であって、上記レプリカ回路の動作特性をチップ外部から評価可能とする手段を有する半導体装置。
IPC (4件):
G01R 31/28
, G01R 31/319
, H01L 27/04
, H01L 21/822
FI (3件):
G01R 31/28 V
, G01R 31/28 R
, H01L 27/04 T
Fターム (16件):
2G032AB05
, 2G032AB06
, 2G032AC03
, 2G032AD01
, 2G032AD04
, 2G032AD06
, 2G032AE14
, 2G032AF01
, 2G032AH07
, 2G032AK11
, 2G032AL00
, 5F038CD02
, 5F038CD09
, 5F038DT10
, 5F038DT12
, 5F038EZ20
前のページに戻る