特許
J-GLOBAL ID：200903076211768101
ヘテロ接合電界効果トランジスタ
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-093806
公開番号（公開出願番号）：特開平7-283396
出願日： 1994年04月06日
公開日（公表日）： 1995年10月27日
要約：
【要約】【目的】 製造プロセスにおける熱的な不安定性が低減し、相互コンダクタンスの低下を防ぐことができるヘテロ接合電界効果トランジスタを提供する。【構成】 InP基板10上に、3-5族化合物半導体からなるチャンネル層12、電子供給層14、ショットキーコンタクト層20を順次積層してなり、前記ショットキーコンタクト層20上にゲート電極17を有するヘテロ接合電界効果トランジスタにおいて、前記ショットキーコンタクト層20を、In<SB>y </SB>(Al<SB>x</SB>Ga<SB>1-X </SB>)<SB>1-y </SB>As(0.2<x<0.4)で構成する。
請求項（抜粋）：
InP基板上に、3-5族化合物半導体からなるチャンネル層、InAlAsからなる電子供給層、ショットキーコンタクト層を順次積層してなり、前記ショットキーコンタクト層上にゲート電極を有するヘテロ接合電界効果トランジスタにおいて、前記ショットキーコンタクト層は、In<SB>y </SB>(Al<SB>x</SB>Ga<SB>1-X </SB>)<SB>1-y </SB>As(0.2<x<0.4)からなることを特徴とするヘテロ接合電界効果トランジスタ。
IPC (3件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
