特許

J-GLOBAL ID：200903076211906598

半導体不揮発性記憶装置とその消去書き込み方法

発明者： 田中 利明
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平4-070087
公開番号（公開出願番号）：特開平5-234385
出願日： 1992年02月21日
公開日（公表日）： 1993年09月10日
要約：

【要約】【構成】 モニターメモリトランジスタと、消去、書き込みの電圧とパルス幅とを記憶する設定条件記憶エリアと、消去パルス幅を最適の値に設定する消去タイマー回路13と、書き込みパルス幅を最適の値に設定する書き込みタイマー回路27と、消去用の高電圧を最適の値に設定する消去電圧発生回路19と、書き込み用の高電圧を最適の値に設定する書き込み電圧発生回路20とを備え、設定条件記憶エリアの出力信号により消去タイマー回路と書き込みタイマー回路と消去電圧発生回路と書き込み電圧発生回路とを制御する。【効果】 ロット間、半導体基板間、チップ間にメモリ製造プロセスのばらつきによる、メモリ特性の違いがあっても、各メモリチップ毎に最適な消去、書き込みパルス幅と、最適な消去、書き込み電圧値とを設定することができ、信頼性の高い半導体不揮発性記憶装置を提供できる。

請求項（抜粋）：

半導体基板あるいはメモリチップに設けるモニターメモリトランジスタと、消去、書き込みの電圧とパルス幅とを記憶する設定条件記憶エリアと、消去パルス幅を所定の値に設定する消去タイマー回路と、書き込みパルス幅を所定の値に設定する書き込みタイマー回路と、消去用の高電圧を所定の値に設定する消去電圧発生回路と、書き込み用の高電圧を所定の値に設定する書き込み電圧発生回路とを備え、設定条件記憶エリアの出力信号により消去タイマー回路と書き込みタイマー回路と消去電圧発生回路と書き込み電圧発生回路とを制御することを特徴とする半導体不揮発性記憶装置。