特許
J-GLOBAL ID:200903076224844664

複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法

発明者:
出願人/特許権者:
代理人 (1件): 矢野 敏雄 (外4名)
公報種別:公表公報
出願番号(国際出願番号):特願2000-540580
公開番号(公開出願番号):特表2002-510148
出願日: 1999年01月14日
公開日(公表日): 2002年04月02日
要約:
【要約】コンタクトパッドを有する少なくとも1つの半導体チップ、複数の基板層、構成素子コンタクト及び導体路から形成された半導体構成素子が提案されており、導体路は、少なくとも1つの半導体チップのコンタクトパッドと構成素子コンタクトとの間に電気的な接続部が形成される。基板層には、導体路及び/又は少なくとも1つの開口部が設けられており、その際、各開口部は、少なくとも1つの半導体チップを有している。多数の基板層は、重畳して相互に結合されている。それぞれの基板層の導体路は、少なくとも1つの半導体チップの近傍の領域内及びそれぞれの基板層の縁領域内で終端している。
請求項(抜粋):
垂直に取り付け可能な積層された半導体構成素子において、該半導体構成素子は、コンタクトパッド(7)、複数の基板層(2,3,2a,2b,3b,2c)、それぞれの基板層への外部構成素子コンタクト(17)及び導体路(4)を有する少なくとも1つの半導体チップ(1)から構成されており、前記導体路は、少なくとも1つの前記半導体チップ(1)と前記構成素子コンタクト(17)との間の電気接続部を形成し、その際、-前記基板層(2,3,2a,3a,2b)に前記導体路(4)及び/又は少なくとも1つの開口部(14)が設けられており、-少なくとも1つの前記開口部(14)は、少なくとも1つの前記半導体チップ(1)を有しており、-複数の前記基板層(2,3,2a,3a,2b,3b,2c)は、重畳して相互に接続されており、-それぞれの基板層(2,2a,2b)の前記導体路(4)は、少なくとも1つの前記半導体チップ(1)の近傍領域内及びそれぞれの前記基板層(2,3,2a,3a,2b)の縁領域内で終端していることを特徴とする半導体構成素子。
IPC (4件):
H01L 25/10 ,  H01L 25/11 ,  H01L 25/18 ,  H01R 12/16
FI (2件):
H01L 25/14 Z ,  H01R 23/68 303 C

前のページに戻る