特許
J-GLOBAL ID：200903076254865992
マイクロコンピュータのバックアップ方式
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-002403
公開番号（公開出願番号）：特開平8-190446
出願日： 1995年01月11日
公開日（公表日）： 1996年07月23日
要約：
【要約】【構成】機器組込型のマイクロコンピュータシステムにおいて、電源バックアップ手段と、電源電圧低下検出手段と、ソフトウェアによるRAM保持状態の発振停止モードと、電源電圧復帰による発振停止モードからの解除手段とを備え、リセット端子をローアクティブとし、かつリセット入力の閾値VinをRAM保持電圧及び発振停止モード保持電圧より高く設定することにより、CRリセットを可能とし、リセット回路のリーク電流を少なくする。【効果】マイクロコンピュータのリセット回路のコストを大幅に低減することが可能となる。また、RAM内容の保持時間を大幅に延長することが可能となる。
請求項（抜粋）：
機器組込型のマイクロコンピュータシステムにおいて、電源バックアップ手段と、電源電圧低下検出手段と、ソフトウェアによるRAM保持状態の発振停止モードと、電源電圧復帰による発振停止モードからの解除手段とを備え、リセット端子をローアクティブとし、かつリセット入力の閾値VinをRAM保持電圧及び発振停止モード保持電圧より高く設定することにより、CRリセットを可能とし、リセット回路のリーク電流を少なくすることを特徴とするマイクロコンピュータシステム。
IPC (2件)：
FI (2件)：
G06F 1/00 335 E
, G06F 1/00 351
