特許
J-GLOBAL ID：200903076275266665
擬似エラー付加回路
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
砂子 信夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-321086
公開番号（公開出願番号）：特開2000-151730
出願日： 1998年11月11日
公開日（公表日）： 2000年05月30日
要約：
【要約】【課題】 PSK変調シンボルデータに擬似エラーを付加する擬似エラー付加回路を提供する。【解決手段】 指定ビットエラーレートに基づく値がロードされクロック信号をカウンタ11で計数し、カウンタ11のキャリーにてPNデータ発生器21からの出力をシフトレジスタ22に蓄積し、蓄積データとカウンタ11の計数値との一致時におけるPN比較回路3の出力をエラーパルスとし、エラーパルスを受けて、PNデータ発生器41からの出力に基づいてビットセレクタ40にてPSK変調シンボルデータ中でのエラーを付加するビットを無作為にビットエラーレートに基づく間隔で選択し、インターリーブ後のPSK変調シンボルデータ中の選択されたビットをビット反転回路5にて反転して出力することより、エラーを付加する。
請求項（抜粋）：
インターリーブ後のPSK変調シンボルデータにビットエラーを付加することを特徴とする擬似エラー付加回路。
IPC (2件)：
FI (2件)：
H04L 27/22 Z
, H04L 1/00 D
5K004AA05
, 5K004FA03
, 5K004FA05
, 5K004FA06
, 5K004FD05
, 5K004FF04
, 5K014BA10
, 5K014EA04
, 5K014FA16
