演算回路およびこれを用いたニューラルネットワーク

発明者： , , ,
出願人/特許権者：
代理人 (4件)：大塚康徳 , 高柳司郎 , 大塚康弘 , 木村秀二
公報種別：公開公報
出願番号（国際出願番号）：特願2002-272181
公開番号（公開出願番号）：特開2004-110421
出願日： 2002年09月18日
公開日（公表日）： 2004年04月08日
要約：

【課題】独立した非線形変換演算と重み付け演算とを同時に実行することができる演算回路を得ることを目的とする。【解決手段】複数の入力値に対して、各々に非線形変換処理と重み付け演算処理を施し、処理後の総和値を算出するための演算回路100であって、並列に接続された複数のアナログ演算回路1と、複数のアナログ演算回路1と直列に接続されたキャパシタ3と、を備え、各々のアナログ演算回路1は、時間的に非線形に変換するアナログ非線形電圧Vfがゲート電極に印加されるトランジスタM1と、前記重みに応じたアナログ定常電圧Vwがゲート電極に印加され、トランジスタM1に直列に接続されたトランジスタM2と、を備え、各々のアナログ演算回路において、トランジスタM2に対して、アナログ定常電圧Vwを複数の入力値のそれぞれに比例する時間印加することを特徴とする。【選択図】図1

請求項（抜粋）：

複数の入力値に対して、各々に非線形変換処理と重み付け演算処理を施し、処理後の総和値を算出するための演算回路であって、並列に接続された複数のアナログ演算回路と、前記複数のアナログ演算回路と直列に接続されたキャパシタと、を備え、前記各々のアナログ演算回路は、時間的に非線形に変換するアナログ非線形電圧がゲート電極に印加される第1のトランジスタと、前記重みに応じたアナログ定常電圧がゲート電極に印加され、前記第1のトランジスタに直列に接続された第2のトランジスタと、を備え、前記各々のアナログ演算回路において、前記第2のトランジスタに対して、前記アナログ定常電圧を前記複数の入力値のそれぞれに比例する時間印加することを特徴とする演算回路。

IPC (1件)：

G06G7/12

FI (1件)：

G06G7/12 H

引用特許：

出願人引用 (2件)

特許第3256738号
演算回路
公報種別：公開公報出願番号：特願2002-272180 出願人：キヤノン株式会社

審査官引用 (2件)

特許第3256738号
演算回路
公報種別：公開公報出願番号：特願2002-272180 出願人：キヤノン株式会社

引用文献：

出願人引用 (3件)

審査官引用 (3件)

前のページに戻る