特許
J-GLOBAL ID：200903076278909435
データ転送装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-334677
公開番号（公開出願番号）：特開平5-165714
出願日： 1991年12月18日
公開日（公表日）： 1993年07月02日
要約：
【要約】【目的】 簡単な制御で高速なデータ転送を行なうデータ転送装置を提供する。【構成】 データ転送に必要なアドレスを発生するアドレス発生装置4により、転送元、転送先のアドレスを発生させ、このアドレスを受けたDRAM制御装置20が前回にアクセスを行なったアドレスと比較を行なって高速ページモードの使用可否を判断する。DRAM制御装置20は、この結果に従って、高速ページモードが使用できる場合にこれを使用してDRAM11〜14にアクセスする。データ制御装置5はアクセスタイミングにより、FIFOメモリやバレルシフタ等の制御を行なう。
請求項（抜粋）：
高速ページモードが可能なDRAMと、アドレスとメモリアクセスの識別情報を含んだ制御信号を発生するアドレス発生装置と、前記アドレス発生装置が出力するアドレスと制御信号を入力し保持されている前回のアドレスとの比較から前記DRAMに対して列アドレスだけによる高速ページモードアクセスと行アドレスと列アドレスによる通常アクセスとに切替え可能であり列アドレスで出力時にアクセスタイミング信号を出力するDRAM制御装置と、前記DRAMの出力データを入力する第1のレジスタと、前記第1のレジスタの出力データを入力するFIFOメモリと、前記FIFOメモリの出力データを入力する第2のレジスタと、前記FIFOメモリの出力データと前記第2のレジスタの出力データを入力し指定されるビット量のシフトを行うバレルシフタと、前記バレルシフタ装置の出力データと前記第1のレジスタの出力データを入力し論理演算を行い演算結果を前記DRAMへ出力する演算装置と、前記第1のレジスタと前記第2のレジスタと前記FIFOメモリと前記バレルシフタ装置と前記演算装置を前記DRAM制御装置が出力するアクセスタイミング信号により制御するデータ制御装置とを備えたことを特徴とするデータ転送装置。
IPC (3件)：
G06F 12/06 520
, G06F 13/28 310
, G06F 15/64 450
