低濃度にドープされたドレインを有するラテラルMOS電界効果トランジスタ及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：大島陽一
公報種別：公開公報
出願番号（国際出願番号）：特願2007-166501
公開番号（公開出願番号）：特開2007-318158
出願日： 2007年06月25日
公開日（公表日）： 2007年12月06日
要約：

【課題】LDDラテラルDMOSトランジスタは、第1の導電型式の基板上の第1の導電型式の低濃度に注入されたエピタキシャル層内に提供される。【解決手段】第1の導電型式の高濃度に注入された埋込み層は、LDDラテラルDMOSトランジスタで、シリコン表面下の多数の等電位分布を除去することによって提供される。或る実施例で、ゲートプレートは、ゲート及びドリフト領域のゲートエッジの上部に提供される。任意のNウエルは、シリコン表面下の電界を形成するためのより良い適応性を提供する。埋込み層もまた、LDDラテラルダイオードの電界を減少し、カソード-アノード間の逆再生特性を改良する。【選択図】図5

請求項（抜粋）：

第1の導電型式の基板の表面上に形成された第1の導電型式の埋込み層と、前記基板の前記表面上に形成された前記第1の導電型式のエピタキシャル層と、前記エピタキシャル層の第1及び第2の領域が露出され、前記第1の領域の境界の一部が前記埋込み層の上方に配置され、部分的に前記エピタキシャル層に覆われ、前記エピタキシャル層の表面に形成された酸化層と、前記境界の前記部分に於て前記酸化領域に隣接した前記エピタキシャル層の前記第1の領域内に形成された第2の導電型式のドリフト領域と、前記境界の前記部分から離れた前記ドリフト領域に隣接する前記エピタキシャル層の前記第1の領域内に形成された前記第2の導電型式のカソード領域と、前記酸化層に隣接する前記エピタキシャル層の前記第2の領域内に形成された前記第1の導電型式のアノード領域とを有することを特徴とする自己絶縁されたダイオードの構造。

IPC (6件)：

H01L 29/861 , H01L 29/78 , H01L 21/823 , H01L 27/088 , H01L 27/092 , H01L 27/06

FI (5件)：

H01L29/91 D , H01L29/78 301D , H01L27/08 102A , H01L27/08 321A , H01L27/06 102A

Fターム (46件)：

5F048AA03 , 5F048AA05 , 5F048AB03 , 5F048AC01 , 5F048AC03 , 5F048AC06 , 5F048AC10 , 5F048BA06 , 5F048BA12 , 5F048BB20 , 5F048BC01 , 5F048BC03 , 5F048BC05 , 5F048BC06 , 5F048BC18 , 5F048BD04 , 5F048BE09 , 5F048BF15 , 5F048BF16 , 5F048BF18 , 5F048BG12 , 5F048BH04 , 5F048BH05 , 5F048BH07 , 5F140AA17 , 5F140AA25 , 5F140AB01 , 5F140AB03 , 5F140AB06 , 5F140AC21 , 5F140BA01 , 5F140BA16 , 5F140BC12 , 5F140BD19 , 5F140BF44 , 5F140BF54 , 5F140BH04 , 5F140BH12 , 5F140BH14 , 5F140BH15 , 5F140BH17 , 5F140BH30 , 5F140BH43 , 5F140BH49 , 5F140CD02 , 5F140CD09

前のページに戻る