特許

J-GLOBAL ID：200903076297513119

電子回路装置

発明者： 雑賀 敏宏 ,  柳生 峰人 ,  海部 紀之 ,  水谷 英正
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2001-034047
公開番号（公開出願番号）：特開2001-320546
出願日： 1992年09月18日
公開日（公表日）： 2001年11月16日
要約：

【要約】【課題】 バッファ回路の誤動作を防ぐ。【解決手段】 第1のトランジスタTr1のゲート電極を入力端子とし、第1のトランジスタの第1の主電極を電源に接続するか、もしくは、入力端子に接続し、第1のトランジスタの第2の主電極を、第2のトランジスタTr2のゲート電極に接続し、第2のトランジスタの第1の主電極を出力端子とし、第2のトランジスタの第2の主電極に同期パルスを印加し、第2のトランジスタTr2のゲート電極に、複数のリセット用トランジスタTr3,Tr4をそれぞれ接続し、複数のリセット用トランジスタのそれぞれのゲート電極に、それぞれ異なるタイミングのリセットパルスを印加する。

請求項（抜粋）：

第1のトランジスタのゲート電極を入力端子とし、前記第1のトランジスタの第1の主電極を電源に接続するか、もしくは、前記入力端子に接続し、前記第1のトランジスタの第2の主電極を、第2のトランジスタのゲート電極に接続し、前記第2のトランジスタの第1の主電極を出力端子とし、前記第2のトランジスタの第2の主電極に同期パルスを印加し、前記第2のトランジスタのゲート電極に、複数のリセット用トランジスタをそれぞれ接続し、前記複数のリセット用トランジスタのそれぞれのゲート電極に、それぞれ異なるタイミングのリセットパルスを印加することを特徴とする電子回路装置。

IPC (4件)：

H04N 1/028 ,  H01L 27/146 ,  H01L 29/786 ,  H04N 5/335

FI (4件)：

H04N 1/028 A ,  H04N 5/335 Z ,  H01L 27/14 A ,  H01L 29/78 614