特許

J-GLOBAL ID：200903076325646782

半導体デバイス及びそのオ-プン検出方法

発明者： 小原 天
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-370539
公開番号（公開出願番号）：特開2000-193709
出願日： 1998年12月25日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】複数の電源端子及びグランド端子を有する半導体デバイスのボンディング不良を検出できる半導体デバイス及びそのオープン検出方法を提供する。【解決手段】電源端子VDD及びグランド端子GNDの対を複数する集積回路チップのVDD1とGND1との間に第1〜第4電流経路が形成される。VDD1の電圧で制御されるトランジスタT11で成る第1電流経路の電流値とVDD2の電圧で制御されるトランジスタT12で成る第2電流経路の電流値とを比較することでVDD1の不良が検査される。GND1の電圧で制御されるトランジスタT21で成る第3電流経路の電流値とVDD2の電圧で制御されるトランジスタT21で成る第4電流経路の電流値とを比較することでGND1の不良が検査される。更に、VDD2とGND2との間に形成された、VDD2の電圧で制御されるトランジスタT31で成る第5電流経路の電流値と、第1又は第2電流経路の電流値とを比較することでVDD2及びGND2の不良が検査される。

請求項（抜粋）：

第1の基準電位が供給されるn個(nは2以上の整数)の第1リードのそれぞれに接続されるn個の第1電位端子及び該第1の基準電位と異なる第2の基準電位が供給されるn個の第2リードのそれぞれに接続されるn個の第2電位端子が形成された集積回路チップを有する半導体デバイスのオープン検出方法であって、前記n個の第1リード同士を半導体デバイスの外部で接続すると共に、前記n個の第2リード同士を半導体デバイスの外部で接続する第1ステップと、所定の第1電位端子の電位に応じて電流値が制御される第1電流経路の電流値と、他の第1電位端子の電位に応じて電流値が制御される第2電流経路の電流値とを比較する第2ステップと、該比較結果によって前記所定の第1電位端子がオープンであるか否かを判定する第3ステップ、とを有する半導体デバイスのオープン検出方法。

IPC (3件)：

G01R 31/26 ,  G01R 31/02 ,  H01L 21/66

FI (3件)：

G01R 31/26 G ,  G01R 31/02 ,  H01L 21/66 S

Fターム (14件)：

2G003AA07 ,  2G003AB18 ,  2G003AC09 ,  2G003AH05 ,  2G014AA02 ,  2G014AB51 ,  4M106AA02 ,  4M106AA04 ,  4M106AA08 ,  4M106AA14 ,  4M106AC02 ,  4M106BA14 ,  4M106CA16 ,  4M106CA33