特許
J-GLOBAL ID：200903076358330578
半導体メモリ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鵜沼 辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平5-206372
公開番号（公開出願番号）：特開平6-314499
出願日： 1993年08月20日
公開日（公表日）： 1994年11月08日
要約：
【要約】 (修正有)【目的】 特定のブロックに欠陥が集中してもこれを救済することができること。【構成】 メモリブロック200内のカラム救済単位アレイ211に欠陥がないときにはプリセンスアンプ220がオンとなり、指定のデータ線341からの信号がプリセンスアンプを介して出力される。一方カラム救済単位アレイに欠陥が生じたときにはプリセンスアンプがオフとなりデータ線341からの信号の出力が禁止される。代わりに、冗長メモリブロック310内の冗長プリセンスアンプ220Rがオンとなり、冗長データ線341Rからの信号が冗長プリセンスアンプからI/O線選択回路3000へ出力される。そしてI/O線選択回路3000において欠陥の生じたカラム救済単位アレイと冗長カラム救済単位アレイ311との対応付けが行なわれる。すなわち欠陥の生じたカラム救済単位アレイのデータの代わりに冗長カラム救済単位アレイ311のデータが出力されることになる。
請求項（抜粋）：
複数のメモリセルが複数のメモリブロックに分かれて配置され、各メモリブロックが複数のメモリマットに分割され、各メモリマットが複数のカラム救済単位アレイに分割され、各メモリセルにワード線とデータ線が接続されている半導体メモリにおいて、各メモリマットのカラム救済単位アレイ群の中の指定のカラム救済単位アレイに欠陥がないときには指令に応じてデータ線からの信号を出力し欠陥があるときには指令によらずデータ線からの信号の出力を禁止する第1のデータ選択手段と、冗長データ線と冗長ワード線に接続された冗長メモリセル群がカラム救済単位アレイに対応して配列された冗長カラム救済単位アレイを複数個有する冗長メモリブロックと、冗長メモリブロックの冗長カラム救済単位アレイ群の中の冗長カラム救済単位アレイを使用しないときには指令によらず冗長データ線からの信号の出力を禁止し指定の冗長カラム救済単位アレイを使用するときには指令に応じて冗長データ線からの信号を出力する第2のデータ選択手段と、第1のデータ選択手段により選択された信号と第2のデータ選択手段により選択されたデータのうち一方の信号を選択して出力する第3のデータ選択手段とを備えていることを特徴とする半導体メモリ。
IPC (2件)：
G11C 29/00 301
, G11C 11/413
