特許
J-GLOBAL ID：200903076394331319
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-063497
公開番号（公開出願番号）：特開平7-273320
出願日： 1994年03月31日
公開日（公表日）： 1995年10月20日
要約：
【要約】【目的】 FET面積の減少を抑制しつつダイオードの破壊耐量を改善した半導体装置を提供することである。【構成】 第1導電型半導体基板と、この半導体基板主面に設けられた第1導電型からなる低濃度層と、この低濃度層の上面に設けられた第2導電型第1半導体のチャネル形成層と、該チャネル形成層表面に部分的に設けられた第1導電型高濃度拡散第2半導体領域からなるソース領域と、該ソース領域の中央部に設けられ且つ前記チャネル形成層を貫いて前記半導体基板に達する周期的に形成された溝と、該溝の内壁面を被うゲート酸化膜と、前記ゲート酸化膜上に設けられたゲート電極とを有する半導体装置において、第1導電型第3半導体領域と第2導電型第2半導体領域との組み合わせで形成されるゲート・ソース間の保護用ダイオードを前記溝に設けたものである。
請求項（抜粋）：
第1導電型半導体基板と、この半導体基板主面に設けられた第1導電型からなる低濃度層と、この低濃度層の上面に設けられた第2導電型第1半導体のチャネル形成層と、該チャネル形成層表面に部分的に設けられた第1導電型高濃度拡散第2半導体領域からなるソース領域と、該ソース領域の中央部に設けられ且つ前記チャネル形成層を貫いて前記半導体基板に達する周期的に形成された溝と、該溝の内壁面を被うゲート酸化膜と、前記ゲート酸化膜上に設けられたゲート電極とを有する半導体装置において、第1導電型第3半導体領域と第2導電型第2半導体領域との組み合わせで形成されるゲート・ソース間の保護用ダイオードを前記溝に設けたことを特徴とする半導体装置。
引用特許：
前のページに戻る
