特許
J-GLOBAL ID：200903076415982846
デバッグ装置
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-132709
公開番号（公開出願番号）：特開平6-324909
出願日： 1993年05月11日
公開日（公表日）： 1994年11月25日
要約：
【要約】 (修正有)【目的】 トレースメモリTRMの不本意なオーバライトを防止し、デバッグ所要時間を短縮するとともに、トレースメモリTRMの所要記憶容量を削減する。【構成】 トレース機能を有するエミュレータ等のデバッグ装置に、実行中のトレースサイクルのトレース情報を保持するトレース情報ラッチTIL1、及び直前のトレースサイクルのトレース情報を保持するトレース情報ラッチTIL2を設け、実行中のトレースサイクルのトレース情報と直前のトレースサイクルのトレース情報とをビットごとにトレース比較回路TICで比較し、一致した場合には、トレースメモリTRMに対するトレース情報の書き込みを選択的に停止する。
請求項（抜粋）：
所定のトレースサイクルでバス等の状態をモニタしてその結果をトレース情報としてトレースメモリに記録するトレース機能を有し、かつ実行中のトレースサイクルのトレース情報が直前のトレースサイクルのトレース情報と一致するとき実行中のトレースサイクルのトレース情報を上記トレースメモリに記録しないことを特徴とするデバッグ装置。
IPC (2件)：
G06F 11/28 310
, G06F 9/455
