メモリ制御装置

発明者： ,
出願人/特許権者：
代理人 (1件)：大西健治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-107465
公開番号（公開出願番号）：特開2000-298616
出願日： 1999年04月15日
公開日（公表日）： 2000年10月24日
要約：

【要約】【課題】バースト開始・終了機能、飛越機能、改行機能、リフレッシュ機能、及びこれらの順序制御機能を有し、SDRAMを効率的に動作させ、SDRAMに関する全ての制御を実行する汎用のメモリ制御装置を提供する。【解決手段】アドレス発生部110は指定されたアドレスを初期値とし、バースト転送中にアドレスカウンタを用いてSDRAM104の行、列アドレス及び改行要求信号を発生し、コマンド発生部108は要求に従って開始処理、飛越処理、終了処理、改行処理の処理を実行する複数のコマンドのタイミング信号を発生すると共に、改行処理中に飛越処理要求または終了処理要求があった場合には、飛越処理または終了処理要求を保留し、リフレッシュ発生部109は周期的な要求に従ってリフレッシュコマンドのタイミング信号を発生すると共にバースト転送中にリフレッシュ要求があった場合には、所定の時点までリフレッシュ要求を保留する。

請求項（抜粋）：

データ処理装置とクロック同期型のSDRAMとのバースト転送を制御するメモリ制御装置において、前記データ処理装置から指定されたアドレスを初期値とし、前記バースト転送中にカウントするアドレスカウンタを用いて前記SDRAMの行アドレス、列アドレス及び改行要求信号を発生するアドレス発生手段と、前記データ処理装置または前記アドレス発生手段からの要求に従って、開始処理、飛越処理、終了処理、改行処理の各々の処理を実行する複数のSDRAMコマンドのタイミング信号を発生すると共に、前記改行処理中に、前記飛越処理要求または前記終了処理要求があった場合には、当該改行処理が終了するまで当該飛越処理または当該終了処理要求を保留するコマンド発生手段と、周期的な要求に従ってリフレッシュコマンドのタイミング信号を発生すると共に、前記バースト転送中に、前記リフレッシュ要求があった場合には、前記開始処理、飛越処理、改行処理、終了処理のいずれかが実行される時点まで当該リフレッシュ要求を保留するリフレッシュ発生手段を備えたことを特徴とするメモリ制御装置。

IPC (4件)：

G06F 12/02 590 , G06F 12/00 550 , G11C 11/407 , G11C 11/406

FI (4件)：

G06F 12/02 590 A , G06F 12/00 550 B , G11C 11/34 362 S , G11C 11/34 363 G

Fターム (12件)：

5B024AA09 , 5B024BA21 , 5B024BA29 , 5B024CA16 , 5B024DA08 , 5B060AB13 , 5B060AB15 , 5B060AB19 , 5B060CA04 , 5B060CA10 , 5B060CC02 , 5B060MM05

前のページに戻る