特許
J-GLOBAL ID：200903076430589107
半導体不揮発性記憶装置の書き込み及び消去方法
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-238011
公開番号（公開出願番号）：特開平6-196715
出願日： 1982年01月12日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】 信頼性が良く、寿命の長い不揮発性メモリセルが得られる書き込み及び消去方法を得る。【構成】 ソース3及び基板1を接地し、絶縁膜6cにトンネル現象を生じさせるに必要な大きさの電界が発生するように、基板1に対して正の電圧を制御ゲート7に印加するとともに、ドレイン2にもこれと同程度の正の電圧を印加すると、電子が基板1からソース3を経てソース3側における絶縁膜6cをトンネル現象によって通り抜けて浮遊ゲート5に注入され、書き込みが終了する。制御ゲート7、ソース3及び基板1を接地し、ドレイン2側における絶縁膜6cにトンネル現象を生じさせるに必要な大きさの電界が発生するように、基板1に対して正の電圧をドレイン2に印加すると、浮遊ゲート5に蓄積されている電子が浮遊ゲート5からドレイン2側における絶縁膜6cをトンネル現象によって、通り抜け、ドレイン2を経て基板1に放出されて、消去が終了する。
請求項（抜粋）：
半導体基板の主面部に互いに所定間隔をおいて形成されたドレイン不純物拡散層及びソース不純物拡散層と、上記半導体基板と上記ドレイン不純物拡散層と上記ソース不純物拡散層の各表面上にわたって形成された第1絶縁膜と、この第1絶縁膜上に配設されたフローティングゲート導電体層と、このフローティングゲート導電体層上に第2絶縁膜を介して対向配設された制御ゲート導電体層とを有した不揮発性メモリセルの書き込み及び消去方法において、上記フローティングゲート導電体層は上記ドレイン不純物拡散層の上方から上記ドレイン不純物拡散層及び上記ソース不純物拡散層間の上記半導体基板の上方を通って上記ソース不純物拡散層の上方に達して設けられ、上記第1絶縁膜における上記フローティングゲート導電体層直下の厚さは10〜300Åの範囲内で同一厚さとし、上記制御ゲート導電体層に正の電位を印加するとともに上記ソース不純物拡散層及び半導体基板それぞれに上記制御ゲート導電体層に印加する正の電位より低い電位を印加して、上記ドレイン不純物拡散層側に位置する上記第1絶縁膜を介して上記フローティングゲート導電層への電子の注入がなく、上記ソース不純物拡散層側に位置する上記第1絶縁膜のトンネル現象によって上記フローティングゲート導電体層に電子を蓄積させ、上記ドレイン不純物拡散層に正の電位を印加するとともに、上記制御ゲート導電体層に上記ドレイン不純物拡散層に印加する正の電位より低い電位を印加して、上記ドレイン不純物拡散層と上記フローティングゲート導電体層との間に介在する上記第1絶縁膜のトンネル現象によって上記フローティングゲート導電体層に蓄積された電子を上記ドレイン不純物拡散層に引き抜くことを特徴とする半導体不揮発性記憶装置の書き込み及び消去方法。
IPC (5件)：
H01L 29/788
, H01L 29/792
, G11C 16/02
, G11C 16/04
, H01L 27/115
H01L 29/78 371
, G11C 17/00 307 D
, H01L 27/10 434
