特許
J-GLOBAL ID：200903076458804496
半導体装置の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-106606
公開番号（公開出願番号）：特開平11-307629
出願日： 1998年04月16日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 低誘電率の層間絶縁膜を埋め込み配線構造に用いた場合にも配線抵抗のバラツキを抑え、且つ、低誘電率化を阻害しないようにして配線間の容量を小さくすることにより、高速動作を可能とすること。【解決手段】 有機ポリシロキサンで出来た第1の層間絶縁膜の上に、第1の層間絶縁膜とエッチング選択比が高くとれる酸化シリコンの堆積膜を形成し、この堆積膜と第1の層間絶縁膜をRIE法を用いてエッチングし、配線溝を開口する。その後、ライナー材を堆積し、その上にメタル材を堆積してから、CMP 法を用いてメタル材を平坦化してメタル配線を形成した後、前記堆積膜を除去し、その後、有機ポリシロキサンで出来た第2の層間絶縁膜を堆積して、多層配線を形成する。上記エッチング選択比が高いため、配線溝の深さがその幅に拘らず均一に出来、又、酸化シリコンの堆積膜を除いて低誘電率の第2の層間絶縁膜に代えるため、配線間の容量を小さくすることができる。
請求項（抜粋）：
半導体基板上に形成された拡散層の上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜の上に堆積膜を形成する工程と、前記堆積膜に溝を形成する工程と、前記溝が形成された堆積膜の上に金属材料を堆積する工程と、前記金属材料を平坦化する工程と、前記堆積膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。
FI (2件)：
H01L 21/90 S
, H01L 21/90 A
